AMD возжелала сделать гигантским еще и L2 кэш в процессорах

Успех технологии 3D V-Cache заставляет AMD двигаться дальше. Согласно новому патенту и исследовательской работе Balanced Latency Stacked Cache, компания теперь изучает способы вертикального наслоения кэша второго уровня (L2).

Кэш L2 намного быстрее, чем L3, и расположен гораздо ближе к вычислительным ядрам. Традиционно увеличение объема кэша ведет к росту задержек (латентности), так как сигналу приходится преодолевать большее расстояние по плоскости кристалла, но вертикальное наслоение позволяет решить эту проблему.

По расчетам AMD, использование "трехмерного" L2 объемом 1 МБ позволяет снизить время доступа с 14 циклов (в планарном дизайне) до 12 циклов. В патенте описывается архитектура, где соединения (TSV) проходят через центр стека. Это обеспечивает "сбалансированную латентность" — данные поступают ко всем слоям кэша с одинаковой скоростью.

Если 3D V-Cache для L3 дал огромный буст в играх за счет уменьшения обращений к оперативной памяти, то наслоение L2 может поднять IPC (количество инструкций за такт) во всех типах задач. Более быстрый и объемный L2 критически важен для рабочих нагрузок, чувствительных к скорости обмена данными внутри ядра.